République Algérienne Démocratique et Populaire
Ministère de l'Enseignement Supérieur et de la Recherche Scientifique
Faculté des Sciences
Département de Mathématiques

Matière : Structure Machine 2 **1ere année LMD MI**

Fiche TD N° 03 : Les Registres

On utilisera dans ces exercices des bascules D à déclenchement sur front.

Exercice 1 : Registre parallèle

Réaliser un registre de 3 bits à écriture et lecture parallèle, possédant les signaux suivants :

- **E < 2...0 >** : bus de données en entrée sur 3 bits.
- **O < 2...0 >** : bus de données en sortie sur 3 bits.
- **WR** : signal permettant l'écriture dans le registre.
- **RD** : signal permettant la lecture du registre.

Pour écrire les données on utilisera les entrées de forçage à **1** (***SET***) et à **0** (***RESET***) c'est-à-dire les entrées $\overline{S}$ et $\overline{R}$ de chaque bascule.

❖ Attention : ***RESET*** et ***SET*** sont en logique négative

1. Donnez les équations des entrées $\overline{S}$ et $\overline{R}$ pour réaliser une écriture et les équations du bus de sortie pour une lecture.
2. Donnez le schéma logique de ce registre.

Exercice 2 : Registre universel programmable

On désire réaliser un registre universel programmable à écriture/lecture parallèle, écriture/lecture série à droite ou à gauche, le registre possédant les signaux suivants :

- **E < 2...0 >** : bus de données d'entrée sur **3** bits en utilisant l'entrée **D** de chaque bascule.
- **O < 2...0 >** : bus de sorties sur **3** bits en utilisant la sortie **Q** de chaque bascule.
- $\mathbf{E_{sd}}$: sortie série droite. Il s'agira de $\mathbf{Q_0}$.
- $\mathbf{E_{sg}}$: sortie série gauche. Il s'agira de $\mathbf{Q_2}$.
- **WR** : signal permettant l'écriture dans le registre.
- **RD** : signal permettant la lecture sérielle du registre.
- $\overline{\boldsymbol{CLR}}$: signal permettant la mise à **0** du registre.
- $\overline{\boldsymbol{SET}}$: signal permettant la mise à **1** du registre.
- '$\mathbf{P_1P_0}$' : 2 signaux permettant la programmation du registre : ('**00**' écriture parallèle, '**01**' décalage à droite, '**10**' décalage à gauche, la combinaison '**11**' est non utilisée).

Travail à faire :

- Donnez les équations des entrées des bascules ($\mathbf{D_2}$, $\mathbf{D_1}$ et $\mathbf{D_0}$).
- Donnez le schéma logique permettant de réaliser l'équation de $\mathbf{D_2}$ par exemple.
- Quelle est la fonction assurée par ce schéma ?
- Donnez le schéma logique du registre universel en ne considérant que la représentation symbolique de la fonction réalisant les équations des entrées.

République Algérienne Démocratique et Populaire
Ministère de l'Enseignement Supérieur et de la Recherche Scientifique
Faculté des Sciences
Département de Mathématiques

Matière : Structure Machine 2 **1ere année LMD MI**

Solution Fiche TD N° 03: Les Registres

Solution d'Exercice 1 : Registre parallèle

Pour concevoir un registre **trois bits**, nous allons utiliser **trois bascules**.
1. Établissons la table de vérité des entrées de forçage de la bascule ***i***.

WR	E_i	S_i	R_i
0	0	1	1
0	1	1	1
1	0	1	0
1	1	0	1

Lorsque **WR** est à **0**, les entrées de forçage doivent rester inactives ; elles sont donc positionnées à **1**. Par contre, lorsque **WR** est à **1**, l'entrée de forçage correspondant à la valeur du bit à écrire ($\overline{\mathbf{S}_\mathbf{i}}$ si on veut écrire **1**, $\overline{\mathbf{R}_\mathbf{i}}$ si on veut écrire **0**) est sollicitée (donc mise à **0**), l'autre entrée restant inactive (à **1**).

On en déduit les équations suivantes :


$$\overline{S_i} = \overline{WR} + \overline{E_i} = \overline{WR \cdot E_i}$$

$$\overline{R_i} = \overline{WR} + E_i = \overline{WR \cdot \overline{E_i}}$$

Le bus de sortie recevra le mot contenu dans le registre lorsque le signal de lecture **RD** sera à **1**. On en déduit, pour chaque bascule ***i*** :

$$O_i = Q_i \cdot RD$$

2. On en déduit le schéma suivant :



Solution d'Exercice 2 : Registre universel programmable

Les entrées des bascules dépendent de la configuration du registre, donc de 'P_1P_0'. Nous allons donc donner les équations des entrées des bascules en fonction de ces deux variables. La table de vérité est la suivante :

P_1	P_0	D_2	D_1	D_0
0	0	E_2	E_1	E_0
0	1	E_{SG}	Q_2	Q_1
1	0	Q_1	Q_0	E_{SD}
1	1	Φ	Φ	Φ

On en déduit les équations des entrées des bascules :

$$D_2 = P_1 \cdot P_0 \cdot E_2 + P_1 \cdot P_0 \cdot E_{SG} + P_1 \cdot P_0 \cdot Q_1$$
$$D_1 = P_1 \cdot P_0 \cdot E_1 + P_1 \cdot P_0 \cdot Q_2 + P_1 \cdot P_0 \cdot Q_0$$
$$D_0 = P_1 \cdot P_0 \cdot E_0 + P_1 \cdot P_0 \cdot Q_1 + P_1 \cdot P_0 \cdot E_{SD}$$

Il s'agit, pour chaque entrée, de l'équation d'un multiplexeur **4** vers **1**, piloté par **P1 Po**, et dont la quatrième entrée est non utilisée.

Notons enfin que l'entrée d'horloge de chaque bascule va réagir soit sur une demande d'enregistrement (signal **WR**), soit sur une demande de lecture série (**signal RD**) puisque la lecture série nécessite le décalage des informations contenues dans le registre.

On en déduit le schéma suivant :

